显示装置的利记博彩app

本发明的示例性实施方式涉及显示装置，以及更具体地，涉及具有小的边框宽度的显示装置。

背景技术：

平板显示器(FPD)例如可包括液晶显示器(LCD)、等离子显示面板(PDP)或有机发光显示器(OLED)。

FPD的显示装置可包括显示面板、栅极驱动器和数据驱动器。为了降低制造成本，可减少显示装置中所包括的数据驱动器芯片的数量。当减少数据驱动器芯片的数量时，可能增加连接显示面板与栅极驱动器的栅极线的数量。这可能使得显示装置具有大的边框宽度以及减少的用于充电显示面板中的像素的持续时间。

技术实现要素：

根据本发明的示例性实施方式，显示装置包括印刷电路板(PCB)、电源管理集成电路(PMIC)、栅极驱动器和显示面板。电源管理集成电路(PMIC)安装在PCB上，其中PMIC配置为生成第一栅极时钟信号、第二栅极时钟信号、第三栅极时钟信号和第四栅极时钟信号以及第一反相栅极时钟信号、第二反相栅极时钟信号、第三反相栅极时钟信号和第四反相栅极时钟信号，其中第一栅极时钟信号的相位与第二栅极时钟信号、第三栅极时钟信号或第四栅极时钟信号的相位部分重叠，其中第一反相栅极时钟信号至第四反相栅极时钟信号中的每一个具有与第一栅极时钟信号至第四栅极时钟信号中的对应的一个栅极时钟信号的相位相反的相位。栅极驱动器配置为基于第一栅极时钟信号至第四栅极时钟信号以及第一反相栅极时钟信号至第四反相栅极时钟信号生成多个栅极信号，其中栅极驱动器配置为将多个栅极信号施加至多个栅极线。显示面板连接至多个栅极线。PCB包括绝缘层、第一线、第二线、第三线和第四线、以及第五线、第六线、第七线和第八线，其中，第一线、第二线、第三线和第四线布置在绝缘层的第一表面上，第一线至第四线分别传输第一栅极时钟信号至第四栅极时钟信号，第五线、第六线、第七线和第八线布置在绝缘层的第二表面上，其中绝缘层的第二表面面对绝缘层的第一表面，其中第五线至第八线分别传输第一反相栅极时钟信号至第四反相栅极时钟信号。

在本发明的示例性实施方式中，第一线至第四线在第一方向上延伸、在与第一方向相交的第二方向上布置、并且在第二方向上彼此间隔开，以及第五线至第八线分别布置在绝缘层的第二表面的、与绝缘层的第一表面的布置有第一线至第四线的位置对应的位置上。

在本发明的示例性实施方式中，位于绝缘层的第一表面上的第一线将第一栅极时钟信号从PMIC传输至栅极驱动器，以及第五线布置在绝缘层的第二表面的、与绝缘层的第一表面的布置有第一线的位置对应的位置上，其中第五线将第一反相栅极时钟信号从PMIC传输至栅极驱动器。

在本发明的示例性实施方式中，栅极时钟信号中的每一个具有长达至少四个连续水平时间周期的导通电平；以及第一栅极时钟信号具有导通电平的持续时间和第二栅极时钟信号具有导通电平的持续时间在至少三个连续的水平时间周期内重叠。

在本发明的示例性实施方式中，显示面板包括显示区和外围区，显示区包括多个像素，外围区围绕显示区，以及栅极驱动器布置在显示面板的外围区中。

在本发明的示例性实施方式中，显示装置还包括柔性PCB(FPCB)，FPCB配置为将PCB与显示面板电连接，以及第一栅极时钟信号至第四栅极时钟信号和第一反相栅极时钟信号至第四反相栅极时钟信号通过PCB中的第一线至第八线以及通过FPCB中的多个线从PMIC提供至栅极驱动器。

在本发明的示例性实施方式中，显示装置还包括布置在FPCB上的数据驱动器，其中，数据驱动器配置为生成待施加到连接至显示面板的多个数据线的多个数据电压。

在本发明的示例性实施方式中，显示装置还包括第一阻焊层和第二阻焊层，第一阻焊层布置在绝缘层的其上布置有第一线、第二线、第三线和第四线的第一表面上，第二阻焊层布置在绝缘层的其上布置有第五线、第六线、第七线和第八线的第二表面上。

在本发明的示例性实施方式中，PMIC还生成第五栅极时钟信号和第五反相栅极时钟信号，其中第五栅极时钟信号的相位与第一栅极时钟信号、第二栅极时钟信号、第三栅极时钟信号或第四栅极时钟信号的相位部分重叠，其中第五反相栅极时钟信号具有与第五栅极时钟信号的相位相反的相位，栅极驱动器基于第一栅极时钟信号至第五栅极时钟信号和第一反相栅极时钟信号至第五反相栅极时钟信号生成多个栅极信号。PCB还包括第九线和第十线，第九线布置在绝缘层的第一表面上，其中第九线传输第五栅极时钟信号，第十线布置在绝缘层的第二表面上，其中第十线传输第五反相栅极时钟信号。

在本发明的示例性实施方式中，绝缘层的第二表面与第五线至第八线之间的接地层被省去。

在本发明的示例性实施方式中，栅极时钟信号的低电压电平和栅极时钟信号的高电压电平之间的差异大于约10伏。

根据本发明的示例性实施方式，显示装置包括PCB、PMIC、栅极驱动器和显示面板。PMIC安装在PCB上，其中PMIC配置为生成第一栅极时钟信号和第二栅极时钟信号以及第一反相栅极时钟信号和第二反相栅极时钟信号，其中第一栅极时钟信号的相位与第二栅极时钟信号的相位部分重叠，其中第一反相栅极时钟信号和第二反相栅极时钟信号中的每一个分别具有相对于第一栅极时钟信号和第二栅极时钟信号中的一个的相位反转的相位。栅极驱动器配置为基于第一栅极时钟信号和第二栅极时钟信号以及第一反相栅极时钟信号和第二反相栅极时钟信号生成多个栅极信号，其中栅极驱动器配置为将多个栅极信号施加至多个栅极线。显示面板连接至多个栅极线。PCB包括绝缘层、第一线和第二线以及第三线和第四线，其中，第一线和第二线布置在绝缘层的第一表面上，第一线和第二线分别传输第一栅极时钟信号和第二栅极时钟信号，第三线和第四线布置在绝缘层的第二表面上，其中绝缘层的第二表面面对绝缘层的第一表面，其中第三线和第四线分别传输第一反相栅极时钟信号和第二反相栅极时钟信号。

在本发明的示例性实施方式中，第一线和第二线在第一方向上延伸、在与第一方向相交的第二方向上布置并且在第二方向上彼此间隔开，以及第三线和第四线分别布置在绝缘层的第二表面的、与绝缘层的第一表面的布置有第一线和第二线的位置对应的位置上。

在本发明的示例性实施方式中，位于绝缘层的第一表面上的第一线将第一栅极时钟信号从PMIC传输至栅极驱动器，以及第三线布置在绝缘层的第二表面的、与绝缘层的第一表面的布置有第一线的位置对应的位置上，其中，第三线将第一反相栅极时钟信号从PMIC传输至栅极驱动器。

在本发明的示例性实施方式中，PMIC还生成第三栅极时钟信号和第三反相栅极时钟信号，其中第三栅极时钟信号的相位与第一栅极时钟信号或第二栅极时钟信号的相位部分重叠，其中第三反相栅极时钟信号具有相对于第三栅极时钟信号的相位反转的相位，栅极驱动器基于第一栅极时钟信号至第三栅极时钟信号和第一反相栅极时钟信号至第三反相栅极时钟信号生成多个栅极信号。PCB还包括第五线和第六线，第五线布置在绝缘层的第一表面上，其中第五线传输第三栅极时钟信号，第六线布置在绝缘层的第二表面上，其中第六线传输第三反相栅极时钟信号。

根据本发明的示例性实施方式，显示装置包括PCB、PMIC、栅极驱动器和显示面板。PMIC安装在PCB上，其中PMIC配置为生成第一栅极时钟信号、第二栅极时钟信号、第三栅极时钟信号和第四栅极时钟信号以及第一反相栅极时钟信号、第二反相栅极时钟信号、第三反相栅极时钟信号和第四反相栅极时钟信号，其中第一栅极时钟信号的相位与第二栅极时钟信号、第三栅极时钟信号或第四栅极时钟信号的相位部分重叠，其中第一反相栅极时钟信号至第四反相栅极时钟信号中的每一个分别具有相对于第一栅极时钟信号至第四栅极时钟信号中的一个的相位反转的相位。栅极驱动器配置为基于第一栅极时钟信号至第四栅极时钟信号和第一反相栅极时钟信号至第四反相栅极时钟信号生成多个栅极信号，其中栅极驱动器配置为将多个栅极信号施加至多个栅极线。显示面板连接至多个栅极线。PCB包括绝缘层。PCB包括布置在绝缘层的第一表面上的第一线、第二线、第三线、第四线、第五线、第六线、第七线和第八线，其中第一线至第八线分别传输第一栅极时钟信号至第四栅极时钟信号和第一反相栅极时钟信号至第四反相栅极时钟信号。PCB包括布置在绝缘层的第二表面上的第九线、第十线、第十一线、第十二线、第十三线、第十四线、第十五线和第十六线，其中绝缘层的第二表面面对绝缘层的第一表面，其中第九线至第十六线分别传输第一栅极时钟信号至第四栅极时钟信号和第一反相栅极时钟信号至第四反相栅极时钟信号。PCB包括穿过绝缘层形成的第一通孔、第二通孔、第三通孔、第四通孔、第五通孔、第六通孔、第七通孔和第八通孔，其中第一通孔至第八通孔中的每一个将第一线至第八线中的一个线与第九线至第十六线中对应的线连接。

在本发明的示例性实施方式中，第一线至第八线在第一方向上延伸、在与第一方向相交的第二方向上布置并且在第二方向上彼此间隔开，以及第九线至第十六线分别布置在绝缘层的第二表面的、与绝缘层的第一表面的布置有第一线至第八线的位置对应的位置上。

在本发明的示例性实施方式中，位于绝缘层的第一表面上的第一线和位于绝缘层的第二表面上的第九线通过第一通孔电连接，并将第一栅极时钟信号从PMIC传输至栅极驱动器。

在本发明的示例性实施方式中，栅极时钟信号中的每一个具有长达四个连续水平时间周期的导通电平，以及第一栅极时钟信号具有导通电平的持续时间和第二栅极时钟信号具有导通电平的持续时间在至少三个连续的水平时间周期内重叠。

在本发明的示例性实施方式中，显示面板包括显示区和外围区，显示区包括多个像素，外围区围绕显示区，以及栅极驱动器布置在显示面板的外围区中。

附图说明

通过参照附图详细描述本发明的示例性实施方式，本发明的上述特征和其它特征将变得更加显而易见，在附图中：

图1是示出了根据本发明示例性实施方式的显示装置的框图；

图2、图3、图4、图5、图6、图7、图8和图9是示出了根据本发明示例性实施方式的显示装置的图示；

图10是示出了根据本发明示例性实施方式的显示装置的框图；

图11是示出了根据本发明示例性实施方式的显示装置的框图；

图12是示出了根据本发明示例性实施方式的、图11的显示装置所包括的显示面板和数据驱动器的图示；

图13是示出了根据本发明示例性实施方式的显示装置的框图；

图14是示出了根据本发明示例性实施方式的显示装置的框图；以及

图15、图16、图17、图18和图19是示出了根据本发明示例性实施方式的显示装置的图示。

具体实施方式

在下文中，将参照附图更充分地描述本发明的示例性实施方式。但是，本发明可以以多种不同形式实施且不应解释成限制于本文所阐述的示例性实施方式。在本申请全文中，相同的参考标记可表示相同的元件。

图1是示出了根据本发明示例性实施方式的显示装置的框图。

参照图1，显示装置10包括显示面板100、时序控制器200、印刷电路板(PCB)250、栅极驱动器300、数据驱动器400、柔性PCB(FPCB)450和电源管理集成电路(PMIC)500。

显示面板100连接至多个栅极线GL和多个数据线DL。栅极线GL可在第一方向D1上延伸，并且数据线DL可在与第一方向D1相交(例如，基本上垂直于第一方向D1)的第二方向D2上延伸。

显示面板100可包括显示区DA和外围区PA。显示区DA可包括以矩阵形式排列的多个像素。每个像素可电连接至栅极线GL中的相应的一个和数据线DL中的相应的一个。外围区PA可围绕显示区DA。显示面板100可基于输出图像数据DAT来操作(例如，在显示区DA上显示图像)。

时序控制器200控制显示面板100的操作，并且控制栅极驱动器300、数据驱动器400和PMIC 500的操作。时序控制器200从外部设备(例如，主机或图形处理器)接收输入图像数据IDAT和输入控制信号ICONT。输入图像数据IDAT可包括用于多个像素的多个输入像素数据。输入控制信号ICONT可包括主时钟信号、数据使能信号、垂直同步信号、水平同步信号等。

时序控制器200基于输入图像数据IDAT生成输出图像数据DAT。例如，时序控制器200可对输入图像数据IDAT选择性地执行图像质量补偿、斑点补偿、自适应颜色校正(ACC)和/或动态电容补偿(DCC)，以生成输出图像数据DAT。时序控制器200基于输入控制信号ICONT生成第一控制信号CONT1。第一控制信号CONT1可被提供至PMIC500，并且PMIC 500的驱动时序可基于第一控制信号CONT1来控制。第一控制信号CONT1可包括垂直启动控制信号、栅极时钟控制信号等。时序控制器200基于输入控制信号ICONT生成第二控制信号CONT2。第二控制信号CONT2可被提供至数据驱动器400，并且数据驱动器400的驱动时序可基于第二控制信号CONT2来控制。第二控制信号CONT2可包括水平启动信号、数据时钟信号、数据加载信号、极性控制信号等。

PMIC 500基于工作电压VIN和第一控制信号CONT1，生成多个栅极时钟信号CK、多个反相栅极时钟信号CKB和垂直启动信号。栅极时钟信号CK、反相栅极时钟信号CKB和垂直启动信号可提供至栅极驱动器300。栅极驱动器300的驱动时序可基于栅极时钟信号CK、反相栅极时钟信号CKB和垂直启动信号来控制。例如，工作电压VIN可包括栅极导通电压和栅极截止电压。反相栅极时钟信号CKB中的每一个可具有与栅极时钟信号CK中对应的一个栅极时钟信号CK的相位相反的相位。

栅极驱动器300基于栅极时钟信号CK、反相栅极时钟信号CKB和垂直启动信号生成用于驱动栅极线GL的多个栅极信号。栅极驱动器300可将栅极信号顺序地施加至栅极线GL。例如，栅极驱动器300可包括多个移位寄存器。

在本发明的示例性实施方式中，栅极驱动器300可以是集成在显示面板100中的非晶硅栅极(ASG)单元。例如，栅极驱动器300可布置在显示面板100的外围区PA中，并且可邻近显示面板100的第一边(例如，左侧的短边)。

数据驱动器400基于第二控制信号CONT2和数字输出图像数据DAT生成多个模拟数据电压。数据驱动器400可将数据电压顺序地施加至数据线DL。例如，数据驱动器400可包括移位寄存器、锁存器、信号处理器和缓冲器。

时序控制器200和PMIC 500可安装在PCB 250上。数据驱动器400可安装在FPCB 450上。FPCB 450可将PCB 250与显示面板100电连接。例如，PCB 250和FPCB 450可通过各向异性导电薄膜(ACF)电连接，以及FPCB 450和显示面板100可通过ACF电连接。例如，FPCB 450可邻近显示面板100的与显示面板100的第一边相交的第二边(例如，长边)。

虽然图1示出了显示装置10包括单个数据驱动器芯片和单个FPCB 450的示例，但是根据本发明示例性实施方式的显示装置可包括多个数据驱动器芯片。在本发明的示例性实施方式中，当显示装置包括多个数据驱动器芯片时，其上安装至少一个数据驱动器芯片的FPCB的数量可等于或小于数据驱动器芯片的数量。

在显示装置10中，根据本发明的示例性实施方式，每个栅极信号可具有长达至少两个连续水平时间周期(例如，2H)的导通(例如，逻辑高状态)电平，以增加对每个像素进行充电的持续时间。一个水平时间周期(例如，1H)可与利用数据电压对像素进行充电的持续时间对应。为了生成具有长达至少两个连续水平时间周期的导通电平的栅极信号，PMIC 500可生成至少两个栅极时钟信号CK，以使得一个栅极时钟信号CK的相位与另一栅极时钟信号CK的相位部分重叠。栅极时钟信号CK和反相栅极时钟信号CKB可通过PCB 250中的多个线和FPCB 450中的多个线从PMIC 500提供到栅极驱动器300。

图2、图3、图4、图5、图6、图7、图8和图9是示出了根据本发明示例性实施方式的显示装置的图示。图2、图4、图6和图8是沿着图1中的线I-I'截取的显示装置中的PCB的剖视图，并且图2、图4、图6和图8示出了包括用于传输栅极时钟信号的信号线的结构的示例。图3、图5、图7和图9分别示出了通过图2、图4、图6和图8的结构传输的栅极时钟信号的示例。

参照图1、图2和图3，包括在显示装置10中的PMIC 500可生成四个栅极时钟信号(例如，第一栅极时钟信号CK11、第二栅极时钟信号CK21、第三栅极时钟信号CK31和第四栅极时钟信号CK41)和四个反相栅极时钟信号(例如，第一反相栅极时钟信号CKB11、第二反相栅极时钟信号CKB21、第三反相栅极时钟信号CKB31和第四反相栅极时钟信号CKB41)。换言之，显示装置10可基于四重栅极时钟驱动方案来操作。反相栅极时钟信号CKB11-CKB41中的每个可具有与栅极时钟信号CK11-CK41中的对应的一个栅极时钟信号的相位相反的相位。例如，第一反相栅极时钟信号CKB11具有相对于第一栅极时钟信号CK11的相位反转的相位，第二反相栅极时钟信号CKB21具有相对于第二栅极时钟信号CK21的相位反转的相位，依次类推。

第一栅极时钟信号至第四栅极时钟信号CK11-CK41中的一个栅极时钟信号的相位可与第一栅极时钟信号至第四栅极时钟信号CK11-CK41之中的另一栅极时钟信号的相位部分重叠。第一栅极时钟信号至第四栅极时钟信号CK11-CK41中的每一个可具有长达四个连续水平时间周期4H的导通电平(例如，激活电平)，并且两个相邻的栅极时钟信号可在三个连续水平时间周期内同时具有导通电平。如图3中所示，在第一水平时间周期至第四水平时间周期期间，第一栅极时钟信号CK11可具有导通电平。第一水平时间周期可在与第一栅极时钟信号CK11变成导通电平对应的时间开始，第二水平时间周期可在第一水平时间周期结束时开始，第三水平时间周期可在第二水平时间周期结束时开始，依次类推。如图3中所示，1H表示一个水平时间周期。第二栅极时钟信号CK21可在第二水平时间周期至第五水平时间周期期间具有导通电平，第三栅极时钟信号CK31可在第三水平时间周期至第六水平时间周期期间具有导通电平，以及第四栅极时钟信号CK41可在第四水平时间周期至第七水平时间周期期间具有导通电平。水平时间周期，例如，第一栅极时钟信号CK11具有导通电平的时间周期与第二栅极时钟信号CK21具有导通电平的时间周期部分重叠。换言之，在第一栅极时钟信号CK11和第二栅极时钟信号CK21中的每一个均具有导通电平的时间周期的一部分内，第一栅极时钟信号CK11和第二栅极时钟信号CK21同时具有导通电平。参照图3，第一栅极时钟信号CK11和第二栅极时钟信号CK21同时具有导通电平发生在第二水平时间周期至第四水平时间周期期间。第二栅极时钟信号CK21具有导通电平的时间周期可与第三栅极时钟信号CK31具有导通电平的时间周期部分重叠。这发生在第三水平时间周期至第五水平时间周期期间。第三栅极时钟信号CK31具有导通电平的时间周期可与第四栅极时钟信号CK41具有导通电平的时间周期部分重叠。这发生在第四水平时间周期至第六水平时间周期期间。此外，栅极时钟信号CK11-CK41中的全部可在第四水平时间周期期间具有导通电平。

在本发明的示例性实施方式中，栅极时钟信号CK11-CK41的截止电平(例如，低电压电平)和栅极时钟信号CK11-CK41的导通电平(例如，高电压电平)之间的差异可大于约10伏(V)。例如，截止电平可以是约0V，以及导通电平可以是约10V至40V。

虽然图3中未示出，但是基于栅极时钟信号CK11-CK41和反相栅极时钟信号CKB11-CKB41生成的栅极信号可分别具有包括在栅极时钟信号CK11-CK41和反相栅极时钟信号CKB11-CKB41中的脉冲。例如，施加至彼此相邻的第一栅极线至第八栅极线的第一栅极信号至第八栅极信号中的每一个可包括第一脉冲至第八脉冲P1A、P1B、P1C、P1D、P1E、P1F、P1G和P1H中的对应脉冲。换言之，参照图2和图3，第一栅极时钟信号CK11中所包括的第一脉冲P1A施加至第一线262a。第二栅极时钟信号CK21中所包括的第二脉冲P1B施加至第二线262b。第三栅极时钟信号CK31中所包括的第三脉冲P1C施加至第三线262c。第四栅极时钟信号CK41中所包括的第四脉冲P1D施加至第四线262d。第一反相栅极时钟信号CKB11中所包括的第五脉冲P1E施加至第五线272a。第二反相栅极时钟信号CKB21中所包括的第六脉冲P1F施加至第六线272b。第三反相栅极时钟信号CKB31中所包括的第七脉冲P1G施加至第七线272c。第四反相栅极时钟信号CKB41中所包括的第八脉冲P1H施加至第八线272d。

参照图2，其上安装有PMIC 500的PCB 250可包括绝缘层260、第一线262a、第二线262b、第三线262c和第四线262d以及第五线272a、第六线272b、第七线272c和第八线272d。PCB 250还可包括第一阻焊层280和第二阻焊层290。

绝缘层260可包括具有高的绝缘性质、耐热性、防潮性等的树脂材料。例如，绝缘层260可包括环氧树脂、酚醛树脂、聚氨酯树脂、硅树酯、聚酰亚胺树脂等。

第一线至第四线262a-262d形成于绝缘层260的第一表面上。第一线至第四线262a-262d中的每一个都可在第二方向D2上延伸。第一线至第四线262a-262d可在第一方向D1上排列并且可彼此间隔开。

第五线至第八线272a-272d形成于绝缘层260的、与绝缘层260的第一表面相对的第二表面上。与第一线至第四线262a-262d类似，第五线至第八线272a-272d中的每一个都可在第二方向D2上延伸。第五线至第八线272a-272d可在第一方向D1上排列并且可彼此间隔开。

在本发明的示例性实施方式中，第五线至第八线272a-272d可分别布置在绝缘层260的第二表面的、与绝缘层260的第一表面的其上布置有第一线至第四线262a-262d的位置对应的位置上。例如，第五线272a可布置在绝缘层260的第二表面的、与绝缘层260的第一表面的其上布置有第一线262a的位置对应的位置上。第六线272b可布置在绝缘层260的第二表面的、与绝缘层260的第一表面的其上布置有第二线262b的位置对应的位置上。第七线272c可布置在绝缘层260的第二表面的、与绝缘层260的第一表面的其上布置有第三线262c的位置对应的位置上。第八线272d可布置在绝缘层260的第二表面的、与绝缘层260的第一表面的其上布置有第四线262d的位置对应的位置上。

第一线至第四线262a-262d可传输第一栅极时钟信号至第四栅极时钟信号CK11至CK41，以及第五线至第八线272a-272d可传输第一反相栅极时钟信号至第四反相栅极时钟信号CKB11-CKB41。

关于绝缘层260对称的一对线可传输栅极时钟信号CK11-CK41中的一个栅极时钟信号以及反相栅极时钟信号CKB11-CKB41之中的对应反相栅极时钟信号。例如，第一线262a可将第一栅极时钟信号CK11从PMIC 500传输至栅极驱动器300，并且第五线272a可将第一反相栅极时钟信号CKB11从PMIC 500传输至栅极驱动器300。第一线262a和第五线272a关于绝缘层260对称。第二线262b可将第二栅极时钟信号CK21从PMIC 500传输至栅极驱动器300，并且第六线272b可将第二反相栅极时钟信号CKB21从PMIC 500传输至栅极驱动器300。第二线262b和第六线272b关于绝缘层260对称。第三线262c可将第三栅极时钟信号CK31从PMIC 500传输至栅极驱动器300，并且第七线272c可将第三反相栅极时钟信号CKB31从PMIC 500传输至栅极驱动器300。第三线262c和第七线272c关于绝缘层260对称。第四线262d可将第四栅极时钟信号CK41从PMIC 500传输至栅极驱动器300，并且第八线272d可将第四反相栅极时钟信号CKB41从PMIC 500传输至栅极驱动器300。第四线262d和第八线272d关于绝缘层260对称。

在本发明的示例性实施方式中，信号线和通过信号线传输的栅极时钟信号之间的关系可改变。但是，栅极时钟信号和反相栅极时钟信号应当通过关于绝缘层260对称的一对线来传输。

如上所述，一对线中的一个线(例如，第一线262a)可布置在绝缘层260上，并且该对线中的另一个线(例如，第五线272a)可布置在绝缘层260下，以使得该对线彼此基本上完全重叠。通过该对线可传输一对不同的栅极时钟信号(例如，第一栅极时钟信号CK11和第一反相栅极时钟信号CKB11)。通过该对线之间的耦合效应可降低诸如电磁干扰(EMI)噪声的噪声。因此，与传统PCB中的单个线的情况相比，即使当基本上完全重叠的一对线中的单个线的宽度d1没有减小时，也可减小PCB 250的尺寸而不使传输的信号失真。

第一阻焊层280可形成于绝缘层260的其上形成有第一线至第四线262a-262d的第一表面上。第二阻焊层290可形成于绝缘层260的其上形成有第五线至第八线272a-272d的第二表面上。线262a-262d和272a-272d可由阻焊层280和290保护。

在本发明的示例性实施方式中，可在PCB 250中省去绝缘层260的第二表面和第五线至第八线272a-272d之间的接地层。根据本发明的示例性实施方式，在PCB 250中，可用包括第五线至第八线272a-272d的信号线层来替换接地层。

虽然图2中未示出，但是PCB 250还可包括用于传输垂直启动信号的线。在本发明的示例性实施方式中，用于传输垂直启动信号的线可形成于绝缘层260的第一表面上，并且可与第一线至第四线262a-262d间隔开。在本发明的示例性实施方式中，用于传输垂直启动信号的线可形成于绝缘层260的第二表面上，并且可与第五线至第八线272a-272d间隔开。

参照图1、图4和图5，包括在显示装置10中的PMIC 500可生成五个栅极时钟信号(例如，第一栅极时钟信号CK12、第二栅极时钟信号CK22、第三栅极时钟信号CK32、第四栅极时钟信号CK42和第五栅极时钟信号CK52)和五个反相栅极时钟信号(例如，第一反相栅极时钟信号CKB12、第二反相栅极时钟信号CKB22、第三反相栅极时钟信号CKB32、第四反相栅极时钟信号CKB42和第五反相栅极时钟信号CKB52)。反相栅极时钟信号CKB12-CKB52中的每一个可具有与栅极时钟信号CK12至CK52中的对应的一个栅极时钟信号的相位相反的相位。

第一栅极时钟信号至第五栅极时钟信号CK12-CK52中的一个栅极时钟信号的相位可与第一栅极时钟信号至第五栅极时钟信号CK12-CK52之中的另一栅极时钟信号的相位部分重叠。例如，第一栅极时钟信号至第五栅极时钟信号CK12-CK52中的每一个都可具有长达五个连续水平时间周期5H的导通电平，以及两个相邻的栅极时钟信号(例如，第一栅极时钟信号CK12和第二栅极时钟信号CK22)可在四个连续水平时间周期内同时具有导通电平。基于栅极时钟信号CK12-CK52和反相栅极时钟信号CKB12-CKB52生成的栅极信号可分别包括例如第一脉冲至第十脉冲P2A、P2B、P2C、P2D、P2E、P2F、P2G、P2H、P2I和P2J的脉冲中的一个。第一脉冲至第十脉冲P2A、P2B、P2C、P2D、P2E、P2F、P2G、P2H、P2I和P2J可分别包括在栅极时钟信号CK12-CK52和反相栅极时钟信号CKB12-CKB52中。

参照图4，其上安装有PMIC 500的PCB 250a可包括绝缘层260、第一线264a、第二线264b、第三线264c、第四线264d和第五线264e以及第六线274a、第七线274b、第八线274c、第九线274d和第十线274e。PCB 250a还可包括第一阻焊层280和第二阻焊层290。

第一线至第五线264a-264e形成于绝缘层260的第一表面上。第六线至第十线274a-274e形成于绝缘层260的、与绝缘层260的第一表面相对的第二表面上。第六线至第十线274a-274e可分别布置在绝缘层260的第二表面的、与绝缘层260的第一表面的其上布置有第一线至第五线264a-264e的位置对应的位置上。第一线至第五线264a-264e可传输第一栅极时钟信号至第五栅极时钟信号CK12-CK52，以及第六线至第十线274a-274e可传输第一反相栅极时钟信号至第五反相栅极时钟信号CKB12-CKB52。关于绝缘层260对称的一对线可传输栅极时钟信号CK12-CK52之中的栅极时钟信号以及反相栅极时钟信号CKB12-CKB52之中的对应反相栅极时钟信号。例如，该对线可以是第一栅极线264a和第六栅极线274a。第一栅极线264a可传输栅极时钟信号CK12，并且第六栅极线274a可传输反相栅极时钟信号CKB12。

参照图1、图6和图7，包括在显示装置10中的PMIC 500可生成两个栅极时钟信号(例如，第一栅极时钟信号CK13和第二栅极时钟信号CK23)和两个反相栅极时钟信号(例如，第一反相栅极时钟信号CKB13和第二反相栅极时钟信号CKB23)。换言之，显示装置10可基于双重栅极时钟驱动方案来操作。第一反相栅极时钟信号CKB13和第二反相栅极时钟信号CKB23中的每一个可具有与第一栅极时钟信号CK13和第二栅极时钟信号CK23之中的对应栅极时钟信号的相位相反的相位。换言之，第一反相栅极时钟信号CKB13具有相对于第一栅极时钟信号CK13反转的相位，以及第二反相栅极时钟信号CKB23具有相对于第二栅极时钟信号CK23的相位反转的相位。

第一栅极时钟信号CK13和第二栅极时钟信号CK23中的一个栅极时钟信号的相位可与第一栅极时钟信号CK13和第二栅极时钟信号CK23之中的另一栅极时钟信号的相位部分重叠。换言之，第一栅极时钟信号CK13的相位与第二栅极时钟信号CK23的相位部分重叠。例如，第一栅极时钟信号CK13和第二栅极时钟信号CK23中的每一个都可具有长达两个连续水平时间周期2H的导通电平，以及第一栅极时钟信号CK13和第二栅极时钟信号CK23可在一个水平时间周期1H内同时具有导通电平。基于第一栅极时钟信号CK13和第二栅极时钟信号CK23以及第一反相栅极时钟信号CKB13和第二反相栅极时钟信号CKB23生成的栅极信号可包括第一栅极时钟信号CK13和第二栅极时钟信号CK23以及第一反相栅极时钟信号CKB13和第二反相栅极时钟信号CKB23中所包括的脉冲。例如，基于第一栅极时钟信号CK13生成的栅极信号包括脉冲P3A。基于第二栅极时钟信号CK23生成的栅极信号包括脉冲P3B。基于第一反相栅极时钟信号CKB13生成的栅极信号包括脉冲P3C。基于第二反相栅极时钟信号CKB23生成的栅极信号包括脉冲P3D。

参照图6，其上安装有PMIC 500的PCB 250b可包括绝缘层260、第一线266a和第二线266b以及第三线276a和第四线276b。PCB 250b还可包括第一阻焊层280和第二阻焊层290。

第一线266a和第二线266b形成于绝缘层260的第一表面上。第三线276a和第四线276b分别形成于绝缘层260的第二表面的、与绝缘层260的第一表面的其上形成有第一线266a和第二线266b的位置对应的位置上。换言之，第三线276a布置在绝缘层260的第二表面的、与绝缘层260的第一表面的其上布置有第一线266a的位置对应的位置上。第四线276b布置在绝缘层260的第二表面的、与绝缘层260的第一表面的其上布置有第二线266b的位置对应的位置上。第一线266a和第三线276a关于绝缘层260对称。第二线266b和第四线276b关于绝缘层260对称。第一线266a和第二线266b可分别传输第一栅极时钟信号CK13和第二栅极时钟信号CK23。第三线276a和第四线276b可分别传输第一反相栅极时钟信号CKB13和第二反相栅极时钟信号CKB23。关于绝缘层260对称的一对线可传输栅极时钟信号CK13和CK23之中的栅极时钟信号以及反相栅极时钟信号CKB13和CKB23之中的对应反相栅极时钟信号。例如，第一线266a可传输第一栅极时钟信号CK13，并且第三线276a可传输第一反相栅极时钟信号CKB13。第二线266b可传输第二栅极时钟信号CK23，并且第四线276b可传输第二反相栅极时钟信号CKB23。

参照图1、图8和图9，包括在显示装置10中的PMIC 500可生成三个栅极时钟信号，例如，第一栅极时钟信号CK14、第二栅极时钟信号CK24和第三栅极时钟信号CK34，以及三个反相栅极时钟信号，例如，第一反相栅极时钟信号CKB14、第二反相栅极时钟信号CKB24和第三反相栅极时钟信号CKB34。反相栅极时钟信号CKB14-CKB34中的每一个可具有与栅极时钟信号CK14-CK34之中的对应栅极时钟信号的相位相反的相位。换言之，第一反相栅极时钟信号CKB14具有相对于第一栅极时钟信号CK14的相位反转的相位。第二反相栅极时钟信号CKB24具有相对于第二栅极时钟信号CK24的相位反转的相位。第三反相栅极时钟信号CKB34具有相对于第三栅极时钟信号CK34的相位反转的相位。

第一栅极时钟信号至第三栅极时钟信号CK14-CK34中的一个栅极时钟信号的相位可与第一栅极时钟信号至第三栅极时钟信号CK14-CK34之中的另一栅极时钟信号的相位部分重叠。例如，第一栅极时钟信号至第三栅极时钟信号CK14-CK34中的每一个都可具有长达三个连续水平时间周期3H的导通电平。两个相邻的栅极时钟信号，例如，第一栅极时钟信号CK14和第二栅极时钟信号CK24可在两个连续水平时间周期内同时具有导通电平。每个水平时间周期长为1H。基于栅极时钟信号CK14-CK34和反相栅极时钟信号CKB14-CKB34生成的栅极信号可分别包括栅极时钟信号CK14-CK34和反相栅极时钟信号CKB14-CKB34中所包括的脉冲。例如，基于第一栅极时钟信号CK14生成的栅极信号包括脉冲P4A。基于第二栅极时钟信号CK24生成的栅极信号包括脉冲P4B。基于第三栅极时钟信号CK34生成的栅极信号包括脉冲P4C。基于第一反相栅极时钟信号CKB14生成的栅极信号包括脉冲P4D。基于第二反相栅极时钟信号CKB24生成的栅极信号包括脉冲P4E。基于第三反相栅极时钟信号CKB34生成的栅极信号包括脉冲P4F。

参照图8，其上安装有PMIC 500的PCB 250c可包括绝缘层260、第一线268a、第二线268b和第三线268c以及第四线278a、第五线278b和第六线278c。PCB 250c还可包括第一阻焊层280和第二阻焊层290。

第一线至第三线268a-268c形成于绝缘层260的第一表面上。第四线至第六线278a-278c分别形成于绝缘层260的第二表面的、与绝缘层260的第一表面的其上形成有第一线至第三线268a-268c的位置对应的位置上。第一线至第三线268a-268c可分别传输第一栅极时钟信号至第三栅极时钟信号CK14-CK34，以及第四线至第六线278a-278c可分别传输第一反相栅极时钟信号至第三反相栅极时钟信号CKB14-CKB34。关于绝缘层260对称的一对线可传输栅极时钟信号CK14-CK34之中的栅极时钟信号和反相栅极时钟信号CKB14-CKB34之中的对应反相栅极时钟信号。例如，一对第一线268a和第四线278a关于绝缘层260对称。第一线268a可传输第一栅极时钟信号CK14，并且第四线278a可传输第一反相栅极时钟信号CKB14。一对第二线268b和第五线278b关于绝缘层260对称。第二线268b可传输第二栅极时钟信号CK24，并且第五线278b可传输第二反相栅极时钟信号CKB24。一对第三线268c和第六线278c关于绝缘层260对称。第三线268c可传输第三栅极时钟信号CK34，并且第六线278c可传输第三反相栅极时钟信号CKB34。

虽然基于PMIC 500生成两个栅极时钟信号、三个栅极时钟信号、四个栅极时钟信号和五个栅极时钟信号的示例(例如，基于图2、图3、图4、图5、图6、图7、图8和图9)描述了包括信号线的结构以及通过该结构传输的栅极时钟信号，但是PMIC 500可生成任意数量(例如，六个、七个、八个、至N个，N为非零正整数)的栅极时钟信号，并且结构和栅极时钟信号可根据栅极时钟信号的数量而改变。

图10是示出了根据本发明示例性实施方式的显示装置的框图。图11是示出了根据本发明示例性实施方式的显示装置的框图。

参照图10，显示装置10a包括显示面板100、时序控制器200、PCB 250、栅极驱动器300、数据驱动器400、第一FPCB 450、第二FPCB 470和PMIC 500。

除了显示装置10a还包括与第一FPCB 450分离的第二FPCB 470之外，图10中的显示装置10a可与图1中的显示装置10基本上相同。

与第一FPCB 450类似，第二FPCB 470可将PCB 250与显示面板100电连接。例如，第二FPCB 470可邻近栅极驱动器300布置。栅极驱动器300集成在显示面板100中。

在显示装置10a中，根据本发明的示例性实施方式，PMIC 500可生成至少两个栅极时钟信号CK，以使得栅极时钟信号CK中的一个的相位与另一栅极时钟信号CK的相位部分重叠。栅极时钟信号CK和反相栅极时钟信号CKB可通过布置在PCB 250中的多个线和布置在第二FPCB 470中的多个线从PMIC 500提供至栅极驱动器300。

参照图11，显示装置20包括显示面板110、时序控制器200、PCB250、栅极驱动器300、数据驱动器410和PMIC 500。

除了显示装置20中的数据驱动器410和显示面板110的结构和布置改变之外，图11中的显示装置20可与图1中的显示装置10基本上相同。

与栅极驱动器300类似，数据驱动器410可集成在显示面板110中。例如，栅极驱动器300和数据驱动器410可布置在显示面板110的外围区PA中。栅极驱动器300可邻近显示面板110的第一边(例如，左侧的短边)，以及数据驱动器410可邻近显示面板110的与显示面板110的第一边相交的第二边(例如，长边)。

在显示装置20中，根据本发明的示例性实施方式，PMIC 500可生成至少两个栅极时钟信号CK，以使得栅极时钟信号CK中的一个的相位与另一栅极时钟信号CK的相位部分重叠。栅极时钟信号CK和反相栅极时钟信号CKB可通过布置在PCB 250和数据驱动器410中的多个线从PMIC 500提供至栅极驱动器300。

虽然图11中未示出，但是显示装置20可包括连接PCB 250与显示面板110的至少一个FPCB。

图12是示出了根据本发明示例性实施方式的图11中的显示装置中所包括的显示面板和数据驱动器的图示。

参照图11和图12，集成在显示面板110的外围区PA中的数据驱动器410可包括多个输入引脚IPN、多个数据电压输出引脚VDPN和多个时钟引脚CKPN。为了说明的方便起见，图12中没有示出数据驱动器410中的用于生成数据电压的元件。

数据驱动器410可通过多个输入引脚IPN从时序控制器200接收第二控制信号CONT2和输出图像数据DAT。数据驱动器410可通过多个数据电压输出引脚VDPN将数据电压施加至显示面板110的显示区DA。数据驱动器410可通过多个时钟引脚CKPN从PMIC 500接收栅极时钟信号CK和反相栅极时钟信号CKB，以及可将接收的栅极时钟信号CK和接收的反相栅极时钟信号CKB提供至栅极驱动器300。

图13是示出了根据本发明示例性实施方式的显示装置的框图。图14是示出了根据本发明示例性实施方式的显示装置的框图。

参照图13，显示装置30包括显示面板120、时序控制器200、PCB250、栅极驱动器320、数据驱动器420和PMIC 500。

除了显示装置30中的栅极驱动器320、数据驱动器420和显示面板120的结构和布置改变之外，图13中的显示装置30可与图1中的显示装置10基本上相同。

栅极驱动器320和/或数据驱动器420可不集成在显示面板120中，并且可与显示面板120分离。

在显示装置30中，根据本发明的示例性实施方式，PMIC 500可生成至少两个栅极时钟信号CK，以使得栅极时钟信号CK中的一个的相位与另一栅极时钟信号CK的相位部分重叠。栅极时钟信号CK和反相栅极时钟信号CKB可通过PCB 250中的多个线从PMIC 500提供至栅极驱动器320。

参照图14，显示装置40包括显示面板100a、时序控制器200、PCB 250a、第一栅极驱动器300a、第二栅极驱动器300b、数据驱动器400、FPCB 450和PMIC 500。

除了显示装置40包括两个栅极驱动器300a和300b、以及显示装置40中显示面板100a和PCB 250a的结构和布置改变之外，图14中的显示装置40可与图1中的显示装置10基本上相同。

栅极驱动器300a和300b可集成在显示面板100a中。例如，栅极驱动器300a和300b可布置在显示面板100a的外围区PA中。第一栅极驱动器300a可邻近显示面板100a的第一边(例如，左侧的短边)，并且第二栅极驱动器300b可邻近显示面板100a的、与显示面板100a的第一边相对的第三边(例如，右侧的短边)。一些栅极线GL可连接至第一栅极驱动器300a，并且其它栅极线GL可连接至第二栅极驱动器300b。

在显示装置40中，根据本发明的示例性实施方式，PMIC 500可生成至少两个栅极时钟信号CK，以使得栅极时钟信号CK中的一个的相位与另一栅极时钟信号CK的相位部分重叠。栅极时钟信号CK和反相栅极时钟信号CKB可通过布置在PCB 250a中的多个线和布置在FPCB 450中的多个线从PMIC 500提供至栅极驱动器300a和300b。

虽然图10、图11和图13中未示出，但是显示装置10a、显示装置20和显示装置30中的至少一个可包括两个栅极驱动器。

图15、图16、图17、图18和图19是示出了根据本发明示例性实施方式的显示装置的图示。图15是显示装置的PCB的平面图并且示出了包括用于传输栅极时钟信号的信号线的结构的示例。图16是沿图15中的线II-II'截取的图15中所示的显示装置的PCB的剖视图。此外，图16是沿图1中的线I-I'截取的图1中所示的显示装置的PCB的剖视图。图17、图18和图19是沿图1中的线I-I'截取的显示装置中的PCB的剖视图。图17、图18和图19示出了包括用于传输栅极时钟信号的信号线的结构的示例。

参照图3、图15和图16，其上安装有PMIC 500的PCB 250d可包括绝缘层260a、第一线261a、第二线261b、第三线261c、第四线261d、第五线261e、第六线261f、第七线261g和第八线261h、第九线271a、第十线271b、第十一线271c、第十二线271d、第十三线271e、第十四线271f、第十五线271g和第十六线271h、以及第一通孔281a、第二通孔281b、第三通孔281c、第四通孔281d、第五通孔281e、第六通孔281f、第七通孔281g和第八通孔281h。PCB 250d还可包括第一阻焊层280a和第二阻焊层290a。

图16中的绝缘层260a、第一阻焊层280a和第二阻焊层290a可分别与图2中的绝缘层260、第一阻焊层280和第二阻焊层290基本上相同。

第一线至第八线261a-261h形成于绝缘层260a的第一表面上。第一线至第八线261a-261h中的每一个都可在第二方向D2上延伸。第一线至第八线261a-261h可在第一方向D1上排列并且可彼此间隔开。

第九线至第十六线271a-271h形成于绝缘层260a的、与绝缘层260a的第一表面相对的第二表面上。如第一线至第八线261a-261h那样，第九线至第十六线271a-271h中的每一个都可在第二方向D2上延伸。第九线至第十六线271a-271h可在第一方向D1上排列并可彼此间隔开。

在本发明的示例性实施方式中，第九线至第十六线271a-271h可分别布置在绝缘层260a的第二表面的、与绝缘层260a的第一表面的其上布置有第一线至第八线261a-261h的位置对应的位置上。例如，第九线271a可布置在绝缘层260a的第二表面的、与绝缘层260a的第一表面的其上布置有第一线261a的位置对应的位置上。第十线271b可布置在绝缘层260a的第二表面的、与绝缘层260a的第一表面的其上布置有第二线261b的位置对应的位置上。第十一线271c可布置在绝缘层260a的第二表面的、与绝缘层260a的第一表面的其上布置有第三线261c的位置对应的位置上。第十二线271d可布置在绝缘层260a的第二表面的、与绝缘层260a的第一表面的其上布置有第四线261d的位置对应的位置上。第十线271e可布置在绝缘层260a的第二表面的、与绝缘层260a的第一表面的其上布置有第五线261e的位置对应的位置上。第十四线271f可布置在绝缘层260a的第二表面的、与绝缘层260a的第一表面的其上布置有第六线261f的位置对应的位置上。第十五线271g可布置在绝缘层260a的第二表面的、与绝缘层260a的第一表面的其上布置有第七线261g的位置对应的位置上。第十六线271h可布置在绝缘层260a的第二表面的、与绝缘层260a的第一表面的其上布置有第八线261h的位置对应的位置上。

第一通孔至第八通孔281a-281h穿过绝缘层260a形成。第一通孔至第八通孔281a-281h中的每一个将第一线至第八线261a-261h中的一个线与第九线至第十六线271a-271h之中对应的线连接。例如，第一通孔281a将第一线261a与第九线271a连接。第二通孔281b将第二线261b与第十线271b连接。第三通孔281c将第三线261c与第十一线271c连接。第四通孔281d将第四线261d与第十二线271d连接。第五通孔281e将第五线261e与第十三线271e连接。第六通孔281f将第六线261f与第十四线271f连接。第七通孔281g将第七线261g与第十五线271g连接。第八通孔281h将第八线261h与第十六线271h连接。

PCB 250d可传输图3中所示的栅极时钟信号CK11-CK41和反相栅极时钟信号CKB11-CKB41。例如，第一线至第八线261a-261h可传输栅极时钟信号CK11-CK41和反相栅极时钟信号CKB11-CKB41，以及第九线至第十六线271a-271h也可传输栅极时钟信号CK11-CK41和反相栅极时钟信号CKB11-CKB41。

关于绝缘层260a对称的一对线可通过至少一个通孔电连接，并且可传输栅极时钟信号CK11-CK41和反相栅极时钟信号CKB11-CKB41中的一个。例如，通过第一通孔281a电连接的第一线261a和第九线271a可将第一栅极时钟信号CK11从PMIC 500传输至栅极驱动器300。通过第二通孔281b电连接的第二线261b和第十线271b可将第一反相栅极时钟信号CKB11从PMIC 500传输至栅极驱动器300。通过第三通孔281c电连接的第三线261c和第十一线271c可将第二栅极时钟信号CK21从PMIC 500传输至栅极驱动器300。通过第四通孔281d电连接的第四线261d和第十二线271d可将第二反相栅极时钟信号CKB21从PMIC 500传输至栅极驱动器300。类似地，第五线261e和第十三线271e可将第三栅极时钟信号CK31从PMIC 500传输至栅极驱动器300，以及第六线261f和第十四线271f可将第三反相栅极时钟信号CKB31从PMIC 500传输至栅极驱动器300。第七线261g和第十五线271g可将第四栅极时钟信号CK41从PMIC 500传输至栅极驱动器300，以及第八线261h和第十六线271h可将第四反相栅极时钟信号CKB41从PMIC 500传输至栅极驱动器300。

在本发明的示例性实施方式中，信号线和通过信号线传输的栅极时钟信号之间的关系可改变。但是，一个栅极时钟信号或一个反相栅极时钟信号应当通过经由至少一个通孔电连接的一对线来传输。

如上所述，一对线中的一个线可布置在绝缘层260a上，并且该对线中的另一个线可布置在绝缘层260a下，以使得该对线中的两个线彼此基本上完全重叠。例如，第一线261a布置在绝缘层260a上并且第九线271a布置在绝缘层260a下，以使得第一线261a和第九线271a彼此基本上完全重叠。该对线可通过至少一个通孔电连接。例如，该对第一线261a和第九线271a通过第一通孔281电连接。可通过该对线传输栅极时钟信号(例如，CK11)或反相栅极时钟信号(例如，CKB11)。例如，栅极时钟信号CK11或反相栅极时钟信号CKB11可通过该对第一线261a和第九线271a来传输。由于一对线用于传输一个信号，所以即使单个线的宽度d2减小，线电阻与传统PCB中的单个线的线电阻相比也可不增加。例如，图16中的单个线(例如，第一线261a)的宽度d2可以是图2中的单个线(例如，第一线262a)的宽度d1的一半。因此，可在不降低信号传输的性能的情况下减小PCB250d的尺寸。

在本发明的示例性实施方式中，可在PCB 250d中省去绝缘层260a的第二表面与第九线至第十六线271a-271h之间的接地层。

在本发明的示例性实施方式中，除了第一通孔至第八通孔281a-281h之外，PCB 250d还可包括多个通孔。每个通孔可将关于绝缘层260a对称的一对线彼此电连接。

虽然图16中未示出，但是PCB 250d还可包括用于传输垂直启动信号的线。

参照图5和图17，其上安装有PMIC 500的PCB 250e可包括绝缘层260a、第一线263a、第二线263b、第三线263c、第四线263d、第五线263e、第六线263f、第七线263g、第八线263h、第九线263i和第十线263j。PCB 250e包括第十一线273a、第十二线273b、第十三线273c、第十四线273d、第十五线273e、第十六线273f、第十七线273g、第十八线273h、第十九线273i和第二十线273j。PCB 250e包括第一通孔283a、第二通孔283b、第三通孔283c、第四通孔283d、第五通孔283e、第六通孔283f、第七通孔283g、第八通孔283h、第九通孔283i和第十通孔283j。PCB 250e还可包括第一阻焊层280a和第二阻焊层290a。

第一线至第十线263a-263j形成于绝缘层260a的第一表面上。第十一至第二十线273a-273j分别形成于绝缘层260a的第二表面的、与绝缘层260a的第一表面的其上布置有第一线至第十线263a-263j的位置对应的位置上。第一通孔至第十通孔283a-283j穿过绝缘层260a形成。第一通孔至第十通孔283a-283j中的每一个将第一线至第十线263a-263j中的线与第十一至第二十线273a-273j之中对应的线连接。例如，第一通孔283a将第一线263a与第十一线273a连接。

PCB 250e可传输图5中所示的栅极时钟信号CK12-CK52和反相栅极时钟信号CKB12-CKB52。例如，第一线至第十线263a-263j可传输栅极时钟信号CK12-CK52和反相栅极时钟信号CKB12-CKB52。第十一至第二十线273a-273j也可传输栅极时钟信号CK12-CK52和反相栅极时钟信号CKB12-CKB52。关于绝缘层260a对称的一对线可通过至少一个通孔电连接，并可传输栅极时钟信号CK12-CK52之中的栅极时钟信号或反相栅极时钟信号CKB12-CKB52之中的反相栅极时钟信号。

参照图7和图18，其上安装有PMIC 500的PCB 250f可包括绝缘层260a、第一线265a、第二线265b、第三线265c和第四线265d以及第五线275a、第六线275b、第七线275c和第八线275d。PCB 250f可包括第一通孔285a、第二通孔285b、第三通孔285c和第四通孔285d。PCB 250f还可包括第一阻焊层280a和第二阻焊层290a。

第一线至第四线265a-265d形成于绝缘层260a的第一表面上。第五线至第八线275a-275d形成于绝缘层260a的、与绝缘层260a的第一表面相对的第二表面上。第五线至第八线275a-275d可分别布置在绝缘层260a的第二表面的、与绝缘层260a的第一表面的其上布置有第一线至第四线265a-265d的位置对应的位置上。第一通孔至第四通孔285a-285d穿过绝缘层260a形成。第一通孔至第四通孔285a-285d中的每一个将第一线至第四线265a-265d之中的线与第五线至第八线275a-275d之中对应的线连接。例如，第一通孔285a将第一线265a与第五线275a连接。第二通孔285b将第二线265b与第六线275b连接。第三通孔285c将第三线265c与第七线275c连接。第四通孔285d将第四线265d与第八线275d连接。

PCB 250f可传输图7中的第一栅极时钟信号CK13和第二栅极时钟信号CK23以及第一反相栅极时钟信号CKB13和第二反相栅极时钟信号CKB23。例如，第一线至第四线265a-265d可传输第一栅极时钟信号CK13和第二栅极时钟信号CK23以及第一反相栅极时钟信号CKB13和第二反相栅极时钟信号CKB23，并且第五线至第八线275a-275d也可传输第一栅极时钟信号CK13和第二栅极时钟信号CK23以及第一反相栅极时钟信号CKB13和第二反相栅极时钟信号CKB23。关于绝缘层260a对称的一对线可通过至少一个通孔电连接。该对对称的线可传输第一栅极时钟信号CK13、第二栅极时钟信号CK23、第一反相栅极时钟信号CKB13或第二反相栅极时钟信号CKB23。第一线265a和第五线275a是对称的一对线，第二线265b和第六线275b是对称的一对线，第三线265c和第七线275c是对称的一对线，以及第四线265d和第八线275d是对称的一对线。

参照图9和图19，其上安装有PMIC 500的PCB 250g可包括绝缘层260a、第一线267a、第二线267b、第三线267c、第四线267d、第五线267e和第六线267f。PCB 250g包括第七线277a、第八线277b、第九线277c、第十线277d、第十一线277e和第十二线277f。PCB 250g包括第一通孔287a、第二通孔287b、第三通孔287c、第四通孔287d、第五通孔287e和第六通孔287f。PCB 250g还可包括第一阻焊层280a和第二阻焊层290a。

第一线至第六线267a-267f形成于绝缘层260a的第一表面上。第七线至第十二线277a-277f形成于绝缘层260a的、与绝缘层260a的第一表面相对的第二表面上。第七线至第十二线277a-277f可分别布置在绝缘层260a的第二表面的、与绝缘层260a的第一表面的其上布置有第一线至第六线267a-267f的位置对应的位置上。第一通孔至第六通孔287a-287f穿过绝缘层260a形成。第一通孔至第六通孔287a-287f中的每一个将第一线至第六线267a-267f之中的线与第七线至第十二线277a-277f之中对应的线连接。例如，第一通孔287a将第一线267a与第七线277a连接，第二通孔287b将第二线267b与第八线277b连接，依次类推。

PCB 250g可传输图9中的第一栅极时钟信号至第三栅极时钟信号CK14-CK34和第一反相栅极时钟信号至第三反相栅极时钟信号CKB14-CKB34。例如，第一线至第六线267a-267f可传输栅极时钟信号CK14-CK34和反相栅极时钟信号CKB14-CKB34。第七线至第十二线277a-277f也可传输栅极时钟信号CK14-CK34和反相栅极时钟信号CKB14-CKB34。关于绝缘层260a对称的一对线可通过至少一个通孔电连接，并可传输第一栅极时钟信号至第三栅极时钟信号CK14-CK34和第一反相栅极时钟信号至第三反相栅极时钟信号CKB14-CKB34中的一个。例如，如上所述，第一通孔287a将第一线267a与第七线277a连接。第一线267a和第七线277a对称，第二线267b和第八线277b对称，第三线267c和第九线277c对称，依次类推。例如，第一线267a和第七线277a可传输第一栅极时钟信号CK14。第二线267b和第八线和277b可传输第一反相栅极时钟信号CKB14，第三线267c和第九线277c可传输第二栅极时钟信号CK24，依次类推。

虽然基于PMIC 500生成两个、三个、四个和五个栅极时钟信号的示例(例如，基于图3、图5、图7、图9、图15、图16、图17、图18和图19)描述了包括信号线的结构和通过该结构传输的栅极时钟信号，但是PMIC 500可生成任意数量(例如，六个、七个、八个、至N个，N是非零正整数)的栅极时钟信号。此外，结构和栅极时钟信号可根据栅极时钟信号的数量而改变。

在显示装置中，根据本发明的示例性实施方式，每个栅极信号可具有长达至少两个连续水平时间周期(例如，2H)的导通电平。为了生成具有长达至少两个连续水平时间周期的导通电平的栅极信号，PMIC可生成至少两个栅极时钟信号CK，以使得栅极时钟信号CK中的一个的相位与另一栅极时钟信号CK的相位部分重叠，如上文参照图3、图5、图7和图9所述的那样。为了将栅极时钟信号CK从PMIC提供至栅极驱动器，其上安装有PMIC的PCB可具有上文参照图2、图4、图6和图8所描述的结构，或者上文参照图16、图17、图18和图19所描述的结构。因此，其上安装有PMIC的PCB可具有小的尺寸，并且从而显示装置可具有小的边框宽度。此外，显示装置可具有增加的用于对像素进行充电的持续时间。因此，显示装置可具有提高的显示质量。

上述实施方式可用于显示装置和/或包括显示装置的系统中，例如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字相机、数字电视、机顶盒、音乐播放器、便携式游戏机、导航设备、个人计算机(PC)、服务器计算机、工作站、平板计算机、膝上型计算机、智能卡、打印机等。

虽然已经参照本发明的示例性实施方式具体示出和描述了本发明，但是将对本领域普通技术人员显而易见的是，在不背离如由所附权利要求限定的本发明的精神和范围的情况下，可在形式和细节上对这些实施方式进行各种变型。