一种阵列基板及显示装置的制造方法
【专利摘要】本实用新型提供了一种阵列基板及显示装置，涉及显示技术领域，以提高显示装置的显示质量。所述阵列基板包括多条栅线和多条数据线，所述栅线和所述数据线交叉界定出像素单元，所述像素单元包括像素电极和薄膜晶体管，所述薄膜晶体管包括漏极，所述阵列基板还包括公共电极线，所述漏极包括延伸部，所述公共电极线和所述延伸部共同形成遮光结构，且所述遮光结构在所述像素电极所在的平面上的正投影位于所述像素电极的边缘。本实用新型提供的阵列基板应用于显示装置。
【专利说明】
一种阵列基板及显示装置
技术领域
[0001]本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
【背景技术】
[0002]随着显示技术的发展，液晶显示装置已经逐渐取代了传统的显像管显示装置，成为当今显示装置的主流。
[0003]液晶显示装置是由阵列基板和彩膜基板对盒，并在二者之间注入液晶而成，阵列基板上设置有相互交叉的栅线和数据线，以交叉界定出像素单元，液晶显示装置包括像素电极和公共电极，像素电极与公共电极之间形成电场，通过改变电场的电压使液晶分子产生偏转，并配合彩色滤光层，从而实现图像的显示。
[0004]在液晶显示装置进行图像显示时，由于像素电极边缘对应的电场较弱，所以位于该区域范围内的液晶分子偏转难度相对较大，进而影响显示装置的显示质量。
【实用新型内容】
[0005]本实用新型的目的在于提供一种阵列基板及显示装置，以提高显示装置的显示质量。
[0006]为了达到上述目的，本实用新型的实施例提供如下技术方案:
[0007]—方面，本实用新型提供了一种阵列基板，包括多条栅线和多条数据线，所述栅线和所述数据线交叉界定出像素单元，所述像素单元包括像素电极和薄膜晶体管，所述薄膜晶体管包括漏极，所述阵列基板还包括公共电极线，所述漏极包括延伸部，所述公共电极线和所述延伸部共同形成遮光结构，且所述遮光结构在所述像素电极所在的平面上的正投影位于所述像素电极的边缘。
[0008]在本实用新型实施例提供的阵列基板中，将薄膜晶体管的漏极延伸以形成延伸部，同时设置公共电极线，延伸部和公共电极线相互配合，形成遮光结构，且遮光结构在像素电极所在的平面上的正投影位于像素电极的边缘，从而遮光结构能够在像素电极的边缘起到遮光作用，进而减小了像素电极边缘的漏光量，提高了显示装置的显示质量。
[0009]另一方面，本实用新型的实施例提供了一种显示装置，所述显示装置包括上述阵列基板。
[0010]本实用新型实施例所提供的显示装置的至少具有与上述阵列基板相同的有益效果，在此不再赘述。
【附图说明】
[0011]此处所说明的附图用来提供对本实用新型的进一步理解，构成本实用新型的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中:
[0012]图1为实用新型实施例所提供的阵列基板的第一结构示意图；
[0013]图2为实用新型实施例所提供的阵列基板的第二结构示意图；
[0014]图3为实用新型实施例所提供的阵列基板的第三结构示意图；
[0015]图4为实用新型实施例所提供的阵列基板的第四结构示意图；
[0016]图5为实用新型实施例所提供的阵列基板的第五结构示意图。
[0017]附图标记:
[0018]10-栅线；101-凹槽；I卜数据线；
[0019]20-像素单元；30-像素电极；31-第一边缘；
[0020]32-第二边缘；33-第三边缘；34-第四边缘；
[0021]41-源极；42-漏极；421-延伸部；
[0022]4211-第一延伸线； 4212-第二延伸线； 4213-第三延伸线；
[0023]50-公共电极线；51-第一部分；52-第二部分；
[0024]53-第三部分；60-过孔。
【具体实施方式】
[0025]为使本实用新型所提出的技术方案的目的、特征和优点能够更加明显易懂，下面将结合附图，对本实用新型所提出的技术方案的实施例进行清楚、完整地描述。显然，所描述的实施例仅仅是所提出的技术方案的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本实用新型保护的范围。
[0026]实施例一
[0027]参见图1，本实施例提供了一种阵列基板，包括多条栅线10和多条数据线11，数据线11与栅线10交错设置;多条栅线10和多条数据线11交叉界定出像素单元20，例如，每两条相邻的栅线10和两条相邻的数据线11界定出一个像素单元20，每个像素单元20中包括像素电极30和薄膜晶体管，薄膜晶体管包括栅极、源极41和漏极42，其中，栅极与栅线10相连(当然，栅极与栅线可以为一体结构)，源极41与数据线11相连，漏极42与像素电极30相连。本实施例中的阵列基板还包括公共电极线50，漏极42包括延伸部421，公共电极线50和延伸部421共同配合形成遮光结构，且该遮光结构在像素电极30所在平面上的正投影位于像素电极30的边缘，形成对应的遮光投影，也就是说，公共电极线50在像素电极30所在平面上的正投影，与延伸部421在像素电极30所在平面上的正投影，共同环绕在像素电极30的边缘，形成遮光投影。当然，该遮光投影可以为闭合，或者非闭合。
[0028]在本实施例中，将阵列基板上薄膜晶体管的漏极42延伸以形成延伸部421，同时在阵列基板上设置公共电极线50，使延伸部421在像素电极30所在平面上的正投影和公共电极线50在像素电极30所在平面上的正投影，共同在像素电极30的边缘形成一遮光投影，从而该遮光投影对应的遮光结构能够在像素电极30的边缘起到遮光作用，以尽量减少像素电极30的边缘区域的漏光量，从而提高了显示装置的显示质量。
[0029]在本实施例中，遮光结构垂直投射在像素电极30所在平面上，所形成的正投影可以为一个闭合的环绕在像素电极30的边缘的遮光投影，也可以为非闭合的环绕在像素电极30的边缘的遮光投影。同时，本实施例中并不局限遮光结构的具体形状，可根据实际像素电极30的形状或者其它因素来相应地设定遮光结构的具体形状。
[0030]遮光结构可有多种形成方式，本实施例中列举以下四种方式，以供参考。
[0031]需要说明的是，在以下方式中，为了便于理解，将像素电极30的形状假设为矩形，但像素电极30不局限于该形状。像素电极30的矩形边缘分别为第一边缘31、第二边缘32、第三边缘33和第四边缘34，其中，第一边缘31与第二边缘32为一组相对的边缘，这里可以看到是像素电极30矩形的上边缘和下边缘，第三边缘33与第四边缘34为一组相对的边缘，这里可以看到相对于像素电极30矩形的上下边缘的左侧边缘和右侧边缘，因此，可以假设遮光结构对应的也包括四条边，相应的，遮光投影也包括环绕在像素电极边缘30的四条边。
[0032]方式一
[0033]参见图1，漏极42延伸出延伸部421，该延伸部421以漏极42为主干，包括一条平行于像素电极30的第一边缘31的第一延伸线4211，同时，第一延伸线4211在像素电极所在平面上的正投影位于像素电极的第一边缘31，从而第一延伸线4211形成遮光结构的一条边；公共电极线50包括平行于像素电极30的第二边缘32的第一部分51、位于第三边缘33的第二部分52和位于第四边缘34的第三部分53，第一部分51在像素电极30所在平面上的正投影位于像素电极30的第二边缘32，第二部分52在像素电极30所在平面上的正投影位于像素电极30的第三边缘33，第三部分53在像素电极30所在平面上的正投影位于像素电极30的第四边缘34，从而公共电极线50的三部分形成遮光结构的其它三条边。
[0034]在方式一中，第二部分52在像素电极30所在平面上的正投影和第三部分53在像素电极30所在平面上的正投影，可均连接于第一部分51在像素电极30所在平面上的正投影，从而在该平面上，公共电极线50的投影为一个整体结构，没有空隙，遮光性较好。
[0035]进一步的，基于像素电极30为矩形，优选的，第二部分52在像素电极30所在平面上的正投影和第三部分53在像素电极30所在平面上的正投影，可均垂直于第一部分51在像素电极30所在平面上的正投影，以形成一个规整形状的遮光结构。
[0036]方式二
[0037]参见图2，漏极42延伸出延伸部421，该延伸部421以漏极42为主干，首先包括一条平行于像素电极30的第一边缘31的第一延伸线4211，接着，以第一延伸线4211为主干，延伸出连接与第一延伸线4211的第二延伸线4212和第三延伸线4213，第一延伸线4211在像素电极30所在平面上的正投影位于像素电极的第一边缘31，第二延伸线4212在像素电极30所在平面上的正投影位于像素电极的第三边缘33，第三延伸线4213在像素电极30所在平面上的正投影位于像素电极的第四边缘34，从而延伸部421的各部分形成遮光结构的三条边;公共电极线50与像素电极30的第二边缘32相平行，且公共电极线50在像素电极30所在平面上的正投影位于像素电极的第二边缘32;从而公共电极线50的形成遮光结构的另外一条边。
[0038]在方式二中，基于像素电极30为矩形，优选的，第二延伸线4212和第三延伸线4213均垂直于第一延伸线4211，以形成一个规整形状的遮光结构。
[0039]方式三
[0040]参见图3和图4，本方式为一个独立的方式，同时本方式也可以看作是方式一和方式二的结合，可使方式一中公共电极线50的第二部分52，与方式二中的延长部421的第二延伸线4212共同位于像素电极30的第三边缘33，以在第三边缘33处起到遮光作用；相应的，使方式一中公共电极线50的第三部分53，与方式二中的延长部421的第三延伸线4213共同位于像素电极30的第四边缘34，以在第四边缘34处起到遮光作用。[0041 ] 参见图3和图4，基于上述思路，优选的，漏极42延伸出延伸部421，该延伸部421以漏极42为主干，首先包括一条平行于像素电极30的第一边缘31的第一延伸线4211，接着，以第一延伸线4211为主干，延伸出连接于第一延伸线4211的第二延伸线4212和第三延伸线4213，第一延伸线4211在像素电极30所在平面上的正投影位于像素电极的第一边缘31，第二延伸线4212在像素电极30所在平面上的正投影位于像素电极的第三边缘33，第三延伸线4213在像素电极30所在平面上的正投影位于像素电极的第四边缘34;公共电极线50包括平行于像素电极30的第二边缘32的第一部分51、位于第三边缘33的第二部分52和位于第四边缘34的第三部分53，第一部分51在像素电极30所在平面上的正投影位于像素电极30的第二边缘32，第二部分52在像素电极30所在平面上的正投影位于像素电极30的第三边缘33，第三部分53在像素电极30所在平面上的正投影位于像素电极30的第四边缘34，从而第一延伸线4211和第一部分51分别形成遮光结构的两条边，第二延伸线4212和第二部分52共同形成遮光结构的一条边，第三延伸线4213和第三部分53共同形成遮光结构的一条边。
[0042]对应的，基于像素电极30为矩形，优选的，第二延伸线4212和第三延伸线4213均垂直于第一延伸线4211，第二部分52在像素电极30所在平面上的正投影和第三部分53在像素电极30所在平面上的正投影，均垂直于第一部分51在像素电极30所在平面上的正投影，以形成一个规整形状的遮光结构。进一步的，第二部分在像素电极30所在平面上的正投影和第三部分在像素电极30所在平面上的正投影，均连接于第一部分51在像素电极30所在平面上的正投影，从而在该平面上，在延伸部421本身没有空隙的前提下，公共电极线50的投影也为一个整体结构，没有空隙，进一步提高了遮光性。
[0043]方式四
[0044I 参见图5中的第一个像素单元20，漏极42延伸出延伸部421，该延伸部421以漏极42为主干，首先包括一条平行于像素电极30的第一边缘31的第一延伸线4211，接着，以第一延伸线4211为主干，延伸出连接于第一延伸线4211的第三延伸线4213，第一延伸线4211在像素电极30所在平面上的正投影位于像素电极的第一边缘31，第三延伸线4213在像素电极30所在平面上的正投影位于像素电极的第四边缘34;公共电极线50包括平行于像素电极30的第二边缘32的第一部分51、位于第三边缘33的第二部分52和位于第四边缘34的第三部分53，第一部分51在像素电极30所在平面上的正投影位于像素电极30的第二边缘32，第二部分52在像素电极30所在平面上的正投影位于像素电极30的第三边缘33，第三部分53在像素电极30所在平面上的正投影位于像素电极30的第四边缘34，从而第一延伸线4211和第一部分51分别形成遮光结构的两条边，第二部分52形成遮光结构的一条边，第三延伸线4213和第三部分53共同形成遮光结构的一条边。
[0045]对应的，基于像素电极30为矩形，优选的，第三延伸线4213垂直于第一延伸线4211，第二部分52在像素电极30所在平面上的正投影和第三部分53在像素电极30所在平面上的正投影，均垂直于第一部分51在像素电极30所在平面上的正投影，以形成一个规整形状的遮光结构。进一步的，第二部分在像素电极30所在平面上的正投影和第三部分在像素电极30所在平面上的正投影，均连接于第一部分51在像素电极30所在平面上的正投影，从而在该平面上，在延伸部421本身没有空隙的前提下，公共电极线50的投影也为一个整体结构，没有空隙，进一步提高了遮光性。
[0046]在上述四种方式中，可根据实际需要，例如，根据形成存储电容的需要，将公共电极线50的第一部分51、第二部分52和第三部分53设置在同一层上，或者，不设置在同一层上。当然了，此方案不仅仅适用于以上三种方式，相应的，公共电极线50的各部分可设置在同一层上，或者，不设置在同一层上。
[0047]可选的，漏极延伸部421与公共电极线50可以同层或异层设置。例如，公共电极线的第一部分51、第二部分52和第三部分53不设置在同一层上，即第一部分51、第二部分52和第三部分53异层设置，也就是至少有一部分与其它两部分是异层设置的。
[0048]参见图3的第一个像素单元20，例如，为了进一步完善方式三，可将第一部分51、第二部分52和第三部分53异层设置，以使第二部分52和第二延伸线4212不同层，同时，第二延伸线4212与第二部分52在像素电极30所在平面上的投影存在交叠区域，比如，第二延伸线4212在像素电极30所在平面上的正投影的端部，与第二部分52在像素电极30所在平面上的正投影的端部重叠，这样，第二延伸线4212的端部和第二部分52的端部就会形成存储电容，该存储电容有利于驱动像素电极30的边缘的液晶分子，从而了提高阵列基板的性能，而且在像素电极30所在的平面上，第三边缘33处对应的遮光结构是没有空隙的，遮光效果好。
[0049]可以想到，还可使第三延伸线4213与第三部分53异层设置，第三延伸线4213与第三部分53在像素电极30所在平面上的投影存在交叠区域，比如，第三延伸线4213在像素电极30所在平面上的正投影的端部，与第三部分53在像素电极30所在平面上的正投影的端部重叠，也形成存储电容。
[0050]参见图5中的第一个像素单元20，又如，为了进一步完善方式四，可将第一部分51、第二部分52和第三部分53异层设置，以使第三部分53和第三延伸线4213不同层，同时，第三延伸线4213与第三部分53在像素电极30所在平面上的投影存在交叠区域，比如，第三延伸线4213在像素电极30所在平面上的正投影的端部，与第三部分53在像素电极30所在平面上的正投影的端部重叠，这样，第三延伸线4213的端部和第三部分53的端部就会形成存储电容。
[0051]在这里解释一下，对于像素电极30所在平面上的投影来说，因第二延伸线4212与第一延伸线4211连接，因此，可以理解为第二延伸线4212的一端与第一延伸线4211连接，另一端即为上述第二延伸线4212在像素电极30所在平面上的正投影的端部，同理，上述第三延伸线4213在像素电极30所在平面上的正投影的端部为第三延伸线4213远离第一延伸线4211—端的投影。因此，不难想到，第二部分52在像素电极30所在平面上的正投影的端部为第二部分52远离第一部分51—端的投影，第三部分53在像素电极30所在平面上的正投影的端部为第三部分53远离第一部分51—端的投影。
[0052]在上述形成存储电容的方案中，可以是在像素电极30—侧的边缘形成存储电容，还可以是在像素电极30的两侧的边缘分别形成存储电容，这样进一步地提高阵列基板的性能，同时像素电极30的两侧的边缘对应的遮光结构均没有空隙，也就进一步提高了遮光性。更优选的，结合公共电极线50的各部分在像素电极30所在平面上的正投影之间为无空隙的情况，对应的遮光结构为闭合的，从而达到更佳的遮光效果。
[0053]参见图4，除此之外，结合公共电极线50的各部分在像素电极30所在平面上的正投影之间为无空隙的情况，还有多种形成闭合的遮光结构的方式，例如，可使第二延伸线4212在像素电极30所在平面上的正投影和第二部分52在像素电极30所在平面上的正投影相互平行，且二者正投影的端部在平面内相互交叠，这样，遮光结构在第三边缘33对应的部分是没有空隙的，而且在二者端部位置为双重遮光；同时，第三延伸线4213在像素电极30所在平面上的正投影和第三部分53在像素电极30所在平面上的正投影相互平行，且二者正投影的端部在平面内相互交叠，这样，遮光结构在第四边缘34对应的部分也是没有空隙的，而且在二者端部位置也为双重遮光，综上所述，像素电极30边缘的遮光结构为闭合的。进一步的，基于上述第二延伸线4212和第三延伸线4213均垂直于第一延伸线4211的方案，此方案中的第二延伸线4212、第三延伸线4213、第二部分52和第三部分53，在像素电极30所在平面上的正投影相互平行。
[0054]实现这一闭合的遮光结构具体方式可以是:参见图4中第一个像素单元20，使第二延伸线4212在像素电极30所在平面上的正投影，较第二部分52在像素电极30所在平面上的正投影，靠近像素电极30的第三边缘33，第三延伸线4213在像素电极30所在平面上的正投影，较第三部分53在像素电极30所在平面上的正投影靠近像素电极30的第四边缘34，也就是说，第二延伸线4212和第三延伸线4213在像素电极30所在平面上的正投影，伸入第二部分52和第三部分53在像素电极30所在平面上的正投影。
[0055]参见图4中第二个像素单元20，上述闭合的遮光结构还可以采取相反的方式实现，也就是第二部分52和第三部分53在像素电极30所在平面上的正投影，伸入第二延伸线4212和第三延伸线4213在像素电极30所在平面上的正投影，具体为:使第二延伸线4212在像素电极30所在平面上的正投影，较第二部分52在像素电极30所在平面上的正投影远离像素电极30的第三边缘33，第三延伸线4213在像素电极30所在平面上的正投影，较第三部分53在像素电极30所在平面上的正投影远离像素电极30的第四边缘34。
[0056]需要补充的是，在本实施例中，所述“闭合”是指像素电极30的边缘均设有遮光结构，形象的说，就是相对于像素电极30的边缘而言，没有暴露的缝隙，而并不是指连续的封闭的遮光结构。
[0057]在本实施例，公共电极线50包括第一部分51、第二部分52和第三部分53的方案中，各部分在像素电极30所在平面上的正投影到对应边缘的垂直距离有多种情况，例如:第二部分52在像素电极30所在平面上的正投影与第三边缘33之间的垂直距离，可以大于第三部分53在像素电极30所在平面上的正投影与第四边缘34之间的垂直距离;或者，也可以是，参见图5中的第一个像素单元20，第二部分52在像素电极30所在平面上的正投影与第三边缘33之间的垂直距离，小于第三部分53在像素电极所在平面上的正投影与第四边缘34之间的垂直距离。
[0058]相应的可以想到，延伸部421的各部分在像素电极30所在平面上的正投影到对应边缘的垂直距离也有多种情况，例如:第二延伸线4212在像素电极30所在平面上的正投影与第三边缘33之间的垂直距离，可以大于第三延伸线4213在像素电极30所在平面上的正投影与第四边缘34之间的垂直距离;或者，也可以是，第二延伸线4212在像素电极30所在平面上的正投影与第三边缘33之间的垂直距离，小于第三延伸线4213在像素电极30所在平面上的正投影与第四边缘34之间的垂直距离。
[0059]进一步的，还可使公共电极线50在像素电极30所在平面上的正投影与像素电极30存在重叠，从而使公共电极线50与像素电极30之间形成存储电容，以提高阵列基板的性能。
[0060]还可使漏极42的延伸部421在像素电极30所在平面上的正投影与像素电极30存在重叠，从而使延伸部421与像素电极30之间形成存储电容，以提高阵列基板的性能。
[0061]形成存储电容的两个结构必须保证异层设置，当然以上两种情况也不例外。而在本实施例中的遮光结构中，漏极42的延伸部421的各部分与公共电极线50的各部分之间，可至少有一组延伸部421和公共电极线50是异层设置的，因此，可至少有一个存储电容，以提尚阵列基板的性能。
[0062]上述内容具体解释了闭合的遮光结构，在本实施例中，阵列基板也包括非闭合的遮光结构。参见图3中第二个像素单元，例如:当延伸部421与公共电极线50之间为同层设置，且延伸部421中的某部分在像素电极30所在平面上的正投影，与公共电极线50在像素电极30所在平面上的正投影处于同一条直线时，这时，这两部分之间的投影是有空隙的，这就是其中一种非闭合遮光结构。
[0063]参见图5，值得一提的是，漏极42与像素电极30通过过孔60连接，在本实施例中，可使漏极42的延伸部421与像素电极30通过过孔60连接，这样，可将过孔60设置在远离薄膜晶体管的位置处，从而避免了在刻蚀过孔60时，若过孔60在薄膜晶体管附近，出现因刻蚀液腐蚀薄膜晶体管，或者工艺过程的残留等影响薄膜晶体管的性能的现象。
[0064]进一步的，可在栅线10上远离薄膜晶体管处设置有凹槽101，该凹槽101与过孔60所在区域相对应，从而可使过孔60所在区域位于该凹槽101内，这样就节省了布局空间。例如，当像素单元20的薄膜晶体管位于该像素单元20所对应的栅线10的端部时，可将凹槽101设置在栅线10非端部的位置处，也就是栅线10两端之间的任意位置，以实现过孔60远离薄膜晶体管。
[0065]以下对应的提供一种上述阵列基板的制备方法:
[0066]步骤SI:在衬底基板上形成栅极金属层，对栅极金属层进行构图工艺，形成栅线、栅极，以及所需要的公共电极线的图形。
[0067]优选的，可采用溅射工艺沉积栅极金属层，形成栅极金属层的材料可为铜、铝、钼、钛、铬、钨等金属，也可为这些金属的合金。
[0068]其中，在步骤SI中，可形成单层结构的栅线，或者多层结构的栅线，如:钼、铝、钼叠加式的多层结构，钛、铜、钛叠加式的多层结构，或者，钼、钛、铜叠加式的多层结构。
[0069]步骤S2:在具有栅线、栅极和公共电极线的基板上形成栅极保护层。
[0070]优选的，可通过等离子体增强化学气相沉积法形成栅极保护层，形成栅极保护层的材料可为氮化硅或者氧化硅，形成的栅极绝缘层可以是单层结构，也可以是多层结构，例如氮化硅和氧化硅叠加式的多层结构。
[0071]步骤S3:在栅极保护层上形成半导体层，对半导体层进行构图工艺，形成有源层。
[0072]优选的，可通过等离子体增强化学气相沉积法沉积非晶硅来形成半导电体层，或者可通过溅射工艺沉积氧化物半导体来(如:氧化铟镓锌)形成半导电体层。
[0073]步骤S4:在有源层上形成源漏金属层，对源漏金属层进行构图工艺，形成数据线、源极、漏极的图形。
[0074]特别的，这里的漏极的图形包括与公共电极线相互配合的延伸部的图形。
[0075]优选的，可采用溅射工艺沉积源漏金属层，源漏金属层可由铜、铝、钼、钛、铬、钨等金属材料或者这些金属的合金制备而成。
[0076]步骤S5:在具有数据线、源极、漏极的基板上形成钝化层，通过构图工艺形成过孔的图形，过孔位于漏极上方。
[0077]特别的，过孔可位于漏极的延伸部的上方，进一步的，过孔可远离相应的薄膜晶体管。
[0078]优选的，可采用无机物形成钝化层，如氮化硅，对应的，可在具有数据线、源极、漏极的基板上采用等离子体增强化学气相沉积法沉积氮化硅来形成钝化层;也可采用有机物形成钝化层，如树脂，对应的，可在具有数据线、源极、漏极的基板上涂覆树脂层来形成钝化层。
[0079]步骤S6:在钝化层上形成透明导电薄膜，通过构图工艺形成像素电极的图形，像素电极通过过孔与漏极电连接。
[0080]特别的，像素电极可与漏极的延长部电连接。
[0081]优选的，可采用溅射工艺形成透明导电薄膜，形成透明导电薄膜的材料可为氧化铟锡、氧化铟锌等一些透明金属氧化物。
[0082]以上步骤中，构图工艺可包括涂覆光刻胶、曝光显影、刻蚀等过程。
[0083]通过这一制备方法，可形成本实施例中的阵列基板，该阵列基板包括上述内容中的遮光结构。
[0084]实施例二
[0085]本实施例提供了一种显示装置，该显示装置包括上述阵列基板。
[0086]在上述阵列基板的像素电极的边缘，通过漏极延伸的延伸部与公共电极线的设置，共同形成遮光结构，且遮光结构垂直投射在像素电极所在平面上形成的正投影，在像素电极的边缘形成闭合或者非闭合的遮光投影，从而使遮光结构在像素电极的边缘能够起到遮光作用，进而减少了像素电极边缘的漏光量，显示装置的显示质量得以提高。
[0087]需要说明的是，本实施例所提供的显示装置可以为液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0088]以上所述，仅为本实用新型的【具体实施方式】，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。
【主权项】
1.一种阵列基板，包括多条栅线和多条数据线，所述栅线和所述数据线交叉界定出像素单元，所述像素单元包括像素电极和薄膜晶体管，所述薄膜晶体管包括漏极，其特征在于，所述阵列基板还包括公共电极线，所述漏极包括延伸部，所述公共电极线和所述延伸部共同形成遮光结构，且所述遮光结构在所述像素电极所在的平面上的正投影位于所述像素电极的边缘。2.根据权利要求1所述的阵列基板，其特征在于，所述延伸部包括第一延伸线，所述第一延伸线与所述像素电极的第一边缘相平行，且所述第一延伸线在所述像素电极所在平面上的正投影位于所述像素电极的第一边缘； 所述公共电极线包括第一部分、第二部分和第三部分，所述第一部分与所述像素电极的第二边缘相平行，且所述第一部分在所述像素电极所在平面上的正投影位于所述像素电极的第二边缘;所述第二部分和所述第三部分分别在所述像素电极所在平面上的正投影均与所述第一部分在所述像素电极所在平面上的正投影连接，且所述第二部分在所述像素电极所在平面上的正投影位于所述像素电极的第三边缘，所述第三部分在所述像素电极所在平面上的正投影位于所述像素电极的第四边缘； 其中，所述像素电极的第一边缘与所述像素电极的第二边缘相对，所述像素电极的第三边缘与所述像素电极第四边缘相对。3.根据权利要求1所述的阵列基板，其特征在于，所述延伸部包括第一延伸线、第二延伸线和第三延伸线，所述第一延伸线与所述像素电极的第一边缘相平行，且所述第一延伸线在所述像素电极所在平面上的正投影位于所述像素电极的第一边缘;所述第二延伸线和所述第三延伸线均与所述第一延伸线连接，所述第二延伸线在所述像素电极所在平面上的正投影位于所述像素电极的第三边缘，所述第三延伸线在所述像素电极所在平面上的正投影位于所述像素电极的第四边缘； 所述公共电极线与所述像素电极的第二边缘相平行，且所述公共电极线在所述像素电极所在平面上的正投影位于所述像素电极的第二边缘； 其中，所述像素电极的第一边缘与所述像素电极的第二边缘相对，所述像素电极的第三边缘与所述像素电极第四边缘相对。4.根据权利要求1所述的阵列基板，其特征在于，所述延伸部包括第一延伸线、第二延伸线和第三延伸线，所述第一延伸线与所述像素电极的第一边缘相平行，且所述第一延伸线在所述像素电极所在平面上的正投影位于所述像素电极的第一边缘;所述第二延伸线和所述第三延伸线均与所述第一延伸线连接，所述第二延伸线在所述像素电极所在平面上的正投影位于所述像素电极的第三边缘，所述第三延伸线在所述像素电极所在平面上的正投影位于所述像素电极的第四边缘； 所述公共电极线包括第一部分、第二部分和第三部分，所述第一部分与所述像素电极的第二边缘相平行，且所述第一部分在所述像素电极所在平面上的正投影位于所述像素电极的第二边缘;所述第二部分在所述像素电极所在平面上的正投影连接于所述第一部分在所述像素电极所在平面上的正投影，所述第二部分在所述像素电极所在平面上的正投影位于所述像素电极的第三边缘;所述第三部分在所述像素电极所在平面上的正投影连接于所述第一部分在所述像素电极所在平面上的正投影，所述第三部分在所述像素电极所在平面上的正投影位于所述像素电极的第四边缘； 其中，所述像素电极的第一边缘与所述像素电极的第二边缘相对，所述像素电极的第三边缘与所述像素电极第四边缘相对。5.根据权利要求4所述的阵列基板，其特征在于，所述第二延伸线与所述第二部分异层设置，所述第二延伸线与所述第二部分在所述像素电极所在平面上的投影存在交叠区域；和/或， 所述第三延伸线与所述第三部分异层设置，所述第三延伸线与所述第三部分在所述像素电极所在平面上的投影存在交叠区域。6.根据权利要求4所述的阵列基板，其特征在于，所述第二延伸线、所述第三延伸线、所述第二部分和所述第三部分，在所述像素电极所在平面上的正投影相互平行，且所述第二延伸线在所述像素电极所在平面上的正投影的端部与所述第二部分在所述像素电极所在平面上的正投影的端部相互交叠，所述第三延伸线在所述像素电极所在平面上的正投影的端部与所述第三部分在所述像素电极所在平面上的正投影的端部相互交叠。7.根据权利要求6所述的阵列基板，其特征在于，所述第二延伸线在所述像素电极所在平面上的正投影，较所述第二部分在所述像素电极所在平面上的正投影远离所述像素电极的第三边缘，所述第三延伸线在所述像素电极所在平面上的正投影，较所述第三部分在所述像素电极所在平面上的正投影远离所述像素电极的第四边缘;或者， 所述第二延伸线在所述像素电极所在平面上的正投影，较所述第二部分在所述像素电极所在平面上的正投影靠近对应的所述像素电极的第三边缘，所述第三延伸线在所述像素电极所在平面上的正投影，较所述第三部分在所述像素电极所在平面上的正投影靠近所述像素电极的第四边缘。8.根据权利要求1所述的阵列基板，其特征在于，所述延伸部包括第一延伸线和第三延伸线，所述第一延伸线与所述像素电极的第一边缘相平行，且所述第一延伸线在所述像素电极所在平面上的正投影位于所述像素电极的第一边缘;所述第三延伸线与所述第一延伸线连接，所述第三延伸线在所述像素电极所在平面上的正投影位于所述像素电极的第四边缘； 所述公共电极线包括第一部分、第二部分和第三部分，所述第一部分与所述像素电极的第二边缘相平行，且所述第一部分在所述像素电极所在平面上的正投影位于所述像素电极的第二边缘;所述第二部分在所述像素电极所在平面上的正投影连接于所述第一部分在所述像素电极所在平面上的正投影，所述第二部分在所述像素电极所在平面上的正投影位于所述像素电极的第三边缘;所述第三部分在所述像素电极所在平面上的正投影连接于所述第一部分在所述像素电极所在平面上的正投影，所述第三部分在所述像素电极所在平面上的正投影位于所述像素电极的第四边缘； 其中，所述像素电极的第一边缘与所述像素电极的第二边缘相对，所述像素电极的第三边缘与所述像素电极第四边缘相对。9.根据权利要求8所述的阵列基板，其特征在于，所述第三延伸线与所述第三部分异层设置，所述第三延伸线与所述第三部分在所述像素电极所在平面上的投影存在交叠区域。10.根据权利要求2、4、8任一项所述的阵列基板，其特征在于，所述第二部分在所述像素电极所在平面上的正投影与所述第三边缘之间的垂直距离，大于所述第三部分在所述像素电极所在平面上的正投影与所述第四边缘之间的垂直距离;或者， 所述第二部分在所述像素电极所在平面上的正投影与所述第三边缘之间的垂直距离，小于所述第三部分在所述像素电极所在平面上的正投影与所述第四边缘之间的垂直距离。11.根据权利要求3或4所述的阵列基板，其特征在于，所述第二延伸线在所述像素电极所在平面上的正投影与所述第三边缘之间的垂直距离，大于所述第三延伸线在所述像素电极所在平面上的正投影与所述第四边缘之间的垂直距离;或者， 所述第二延伸线在所述像素电极所在平面上的正投影与所述第三边缘之间的垂直距离，小于所述第三延伸线在所述像素电极所在平面上的正投影与所述第四边缘之间的垂直距离。12.根据权利要求2、4、8任一项所述的阵列基板，其特征在于，所述公共电极线的第一部分、第二部分和第三部分为同层设置，或者，所述公共电极线的第一部分、第二部分和第三部分的至少一部分与其它两个部分为异层设置。13.根据权利要求1?9任一项所述的阵列基板，其特征在于，所述公共电极线在所述像素电极所在平面上的正投影与所述像素电极存在重叠。14.根据权利要求1?9任一项所述的阵列基板，其特征在于，所述漏极的延伸部在所述像素电极所在平面上的正投影与所述像素电极存在重叠。15.根据权利要求1?9任一项所述的阵列基板，其特征在于，所述漏极的延伸部与所述像素电极通过过孔连接，所述薄膜晶体管位于所述像素单元对应栅线的端部，在所述像素单元对应栅线的非端部的位置处设置有凹槽，所述过孔所在区域位于所述凹槽内。16.—种显示装置，其特征在于，所述显示装置包括权利要求1?15任一项所述的阵列基板D
【文档编号】H01L27/12GK205645811SQ201620520143
【公开日】2016年10月12日
【申请日】2016年5月31日
【发明人】先建波, 李盼, 乔勇, 吴新银, 徐健
【申请人】京东方科技集团股份有限公司